英伟达推CUDA-Q Logical编排层，加速容错量子计算实用化进程

英伟达于2026年9月15日宣布，进一步拓展其开源CUDA-Q平台，正式推出CUDA-Q Logical编排层。该层专为容错量子计算应用开发而设计，提供具备可编程性与可验证性的核心工具，面向药物研发、金融建模、新材料设计等关键领域。

容错量子处理器与逻辑量子比特是通向实用化量子计算的核心路径。它们通过纠错机制有效抑制物理量子比特固有的噪声与错误，从而支撑起上述复杂应用场景所需的大规模、高精度运算。

然而，面向此类系统的软件开发长期面临协同设计难题：算法逻辑、纠错编码方案或硬件架构任一环节的调整，均可能导致整体资源需求发生显著变化，大幅拉长开发周期并增加验证成本。

实践表明，CUDA-Q Logical已显著提升开发效率。费米国家加速器实验室借助该工具，将容错量子算法的开发周期由原先平均五个月压缩至三周，整体效率提升约七倍。

同时，由桑迪亚国家实验室主导研发的量子计算基准测试框架QUOPS，现已集成至CUDA-Q平台，用于在不同硬件平台上客观评估系统向实用化容错量子计算演进的关键进展。

目前，CUDA-Q平台已被多家国际知名量子硬件企业与前沿研究机构采用，涵盖费米国家加速器实验室、Infleqtion、IQM Quantum Computers等。

在架构优化方面，量子计算公司Iceberg Quantum基于CUDA-Q Logical开展容错体系建模，结果显示：仅需配置十五万个物理量子比特，即可稳定生成一千个逻辑量子比特，相较此前主流估算所需的硬件规模，减少幅度接近百分之九十。