AMD Zen7Grimlock处理器发布：三档核显架构、LPDDR6超高带宽赋能本地AI

近日，有关AMD下一代Zen7架构处理器产品线的信息逐步浮出水面。该系列代号为Grimlock，预计于2029年正式发布，生命周期将延续至2031年。其集成显卡仍基于RDNA5架构，但在能效、调度与计算密度等方面将进行持续优化。

目前在售的锐龙APU仍采用Zen5 CPU核心与RDNA3.5 GPU核心的组合。从今年起至2028年，这一组合将逐步被Zen6 CPU核心与RDNA5 GPU核心所取代。不过，在中低端市场，Medusa Point平台仍将沿用RDNA4m架构的GPU，配备8组计算单元及128位宽LPDDR5X内存。

进入Zen7时代，Grimlock系列将划分为三个层级。其中，面向主流与入门市场的Grimlock2继续采用RDNA4m GPU与128位LPDDR5X内存配置；高端型号Grimlock1则搭载RDNA5架构的AT4级别GPU，集成24组工作组处理器（WGP），等效48组计算单元（CU），并升级至192位宽LPDDR6内存；旗舰级Grimlock Halo的规格进一步跃升，其核显为RDNA5 AT3级别，拥有48组WGP，即96组CU单元，并匹配384位宽LPDDR6内存。

配合10667至14400MT/s的内存运行频率，Grimlock Halo可实现512GB/s至691GB/s的理论内存带宽。作为对比，当前Zen5架构的Strix Halo平台带宽仅为256GB/s至273GB/s。这意味着Zen6与Zen7平台的内存带宽较前代至少提升一倍；若按上限频率计算，691GB/s已接近当前高端独立显卡的带宽水平。

若在此基础上扩展至256GB内存容量，并充分发挥96组CU单元与超高带宽的协同潜力，整套平台将具备前所未有的本地AI处理能力。未来几年内，随着轻量化AI模型的持续演进与软硬件深度适配，用户有望在终端设备上高效运行各类生成式任务：代码编写、长周期推理、多模态本地交互等场景将不再依赖云端API，真正实现低延迟、高隐私、零调用成本的本地智能体验。