AMD Zen 6 APU工程样品现身Geekbench，10核混合架构性能大幅提升

2026年7月9日，一款基于AMD下一代Medusa Point平台的Zen 6架构APU工程样品再度出现在Geekbench基准测试数据库中，其性能表现相较此前曝光的版本有所增强。

该样品编号为100-000001713-33_N，搭载于Plum-MDS1评估平台，采用全新FP10 BGA封装形式。该平台面向功耗区间为28瓦至45瓦的下一代AMD片上系统设计。

芯片被识别为锐龙9系列，配备10个物理核心与20个逻辑线程，采用混合核心架构：其中4个为Zen 6高性能核心，另6个为Zen 6c高能效核心。缓存配置方面，二级缓存总量为10MB，三级缓存标称为32MB，但该数值存在被误读的可能。芯片标注的基础频率为2.40GHz，实际运行频率则稳定在2.00GHz至2.06GHz之间。

在Geekbench 6.6.0测试中，这款低频工程样品取得单核3174分、多核15092分的成绩。相较当前锐龙AI 9 365在同版本基准测试中的平均表现，单核性能提升约29%，多核性能提升约22%。值得注意的是，Zen 5架构处理器的加速频率可达5.0GHz，而本次Zen 6样品仅以约2.0GHz频率运行，由此可推断其指令执行效率提升幅度显著。

此次测试数据还首次证实Zen 6架构原生支持FP16 AVX-VNNI指令集。这一特性将使下一代Zen 6 SoC全面具备半精度浮点运算能力及向量神经网络加速功能，从而与集成NPU和GPU形成协同，进一步优化终端侧人工智能任务的处理效率与能效比。

需要指出的是，工程样品通常工作在低于量产规格的频率与电压条件下，因此最终上市版本的Zen 6 APU相较于现有Strix Point平台的实际性能优势，仍有进一步扩大的空间。

据已知信息，AMD拟通过将10核移动APU与12核桌面级计算芯片组合，构建最高达22核心的旗舰级CPU配置。图形方面，预计集成基于RDNA 3.5+架构的8组计算单元。

Medusa Point平台计划于2027年正式发布，行业普遍预期其首发亮相将在2027年初的国际消费电子展上进行。