史上最强封装技术！博通推出3.5D XDSiP封装平台

博通近日发布了全新的3.5D XDSiP封装平台，专为超高性能的AI和HPC处理器设计。该平台最高支持面积达到6000平方毫米的芯片，相当于约八颗NVIDIA Blackwell架构的下一代旗舰芯片GB202的面积。

博通采用台积电的CoWoS-L封装技术，将2.5D集成、3D封装融合在一起，实现了这一新型3.5D封装平台。它能够整合3D堆叠芯片、网络与I/O芯粒以及HBM内存等功能，并构成系统级封装SiP。其中最大的中介层面积可达4719平方毫米，约等于光罩面积的5.5倍。

为了实现最佳性能，博通建议在设计计算单元时进行分别，在使用混合铜键合(HCB)技术时采用面对面的方法。通过这种方式，可以利用无凸起HCB将上层Die与底层Die堆叠在一起而无需使用TSV硅通孔。

这种创新性的封装方式带来了很多好处：信号连接数量增加约7倍，信号走线更短，互连功耗降低最多可达90％，延迟时间最小化，并且可以灵活地进行堆叠。

博通计划利用3.5D XDSiP封装平台为Google、Meta、OpenAI等公司定制高性能的AI和HPC处理器以及ASIC芯片，并提供丰富的IP资源包括HBM PHY、PCIe、GbE以及全套芯粒方案和硅光子技术等。

值得一提的是，博通预计首款产品将在2026年推出。这意味着消费者有望在不久的将来享受到更加高效可靠的高性能处理器产品。