AI芯片的新封装技术：3.5D混合铜键合

博通公司近日宣布推出了一项名为3.5D XDSiP的行业首个3.5D封装技术平台。这项技术可以将超过6000mm2的硅芯片和多达12个HBM内存堆栈集成在单一封装中，以满足大型AI芯片对高性能低功耗的需求。

具体而言，博通的3.5D XDSiP平台实现了上下两层芯片顶部金属层的直接连接（即3D混合铜键合），具有最小的电气干扰和卓越的机械强度。相比传统“面对背”式芯片垂直堆叠方式，该连接方式拥有7倍的信号密度，并大幅降低了平面芯片间PHY接口功耗，从而改善了大面积封装的翘曲问题。

博通公司高级副总裁兼ASIC产品部总经理Frank Ostojic表示：“先进的封装对于下一代XPU集群至关重要，因为我们已经达到了摩尔定律的极限。通过与客户密切合作，在台积电和EDA合作伙伴的技术和工具基础上创建了3.5D XDSiP平台。”

台积电业务开发、全球业务资深副总经理兼副共同营运长张晓强表示：“在过去几年中，台积电与博通紧密合作，将台积电最先进的逻辑制程和3D芯片堆叠技术与博通的设计专长相结合。我们期待着将这一平台产品化，以实现AI创新和未来增长。”

据博通公司介绍，其大多数“消费级AI客户”已经采用了3.5D XDSiP平台技术，并且正在开发的3.5D产品已达6款，将于2026年2月开始生产出货。富士通明确表示将在其2nm制程Arm服务器处理器FUJITSU-MONAKA中使用这一平台。