Intel这项能力提升100倍：制程工艺4大突破

在最新一届IEEE国际电子器件会议IEDM 2024上，Intel代工向全球展示了其在半导体制程工艺领域的四大重要突破，这些突破涵盖了新材料、异构封装、全环绕栅极(GAA)等多个前沿领域。作为Intel持续推进四年五个工艺节点计划的一部分，这些技术创新对于实现到2030年在单个芯片上封装1万亿个晶体管的宏伟目标至关重要。

第一大突破是减成法钌互连技术。这一技术采用了替代性的新型金属化材料——钌，并结合薄膜电阻率和空气间隙，实现了在互连微缩方面的重大进步。该技术不仅具备量产可行性和成本效益，而且在间距小于或等于25纳米时，通过引入空气间隙，可以使线间电容最高降低25%，从而替代铜镶嵌工艺的优势。这一创新有望在未来的Intel代工制程节点中得到广泛应用。

第二大突破是选择性层转移（SLT）技术。这是一种异构集成解决方案，能够以更高的灵活性集成超薄芯粒，相比传统的芯片到晶圆键合技术，能显著缩小芯片尺寸并提高纵横比。特别值得一提的是，SLT技术可以将芯片封装中的吞吐量提升高达100倍，实现超快速的芯片间封装。结合混合键合或融合键合工艺，SLT技术能够封装来自不同晶圆的芯粒，进一步提高了功能密度。

第三大突破是硅基RibbonFET CMOS晶体管。Intel代工展示了栅极长度为6纳米的硅基RibbonFET CMOS晶体管，这一创新在大幅缩短栅极长度、减少沟道厚度的同时，对短沟道效应的抑制和性能也达到了业界领先水平。这一突破为进一步缩短栅极长度铺平了道路，为摩尔定律的延续提供了关键基石。

第四大突破是用于微缩的2D GAA晶体管的栅氧化层技术。为了加速GAA技术创新，Intel代工展示了在2D GAA NMOS和PMOS晶体管制造方面的研究，侧重于栅氧化层模块的研发，将晶体管的栅极长度缩小到了30纳米。此外，2D TMD（过渡金属二硫化物）研究也取得了新进展，未来有望在先进晶体管工艺中替代硅。

除了上述四大突破外，Intel代工还在300毫米GaN（氮化镓）方面持续推进开拓性的研究。在300毫米GaN-on-TRSOI（富陷阱绝缘体上硅）衬底上，Intel代工制造了业界领先的高性能微缩增强型GaN MOSHEMT，这一创新有助于减少信号损失，提高信号线性度，并提供基于衬底背部处理的先进集成方案。