AMD Zen5锐龙9000内核布局解密：512位浮点单元大变

近日，多位知名科技界人士共同完成了Zen5架构锐龙9000系列的内核解密工作。该系列继续采用chiplet布局，包括一颗或两颗CCD和一颗IOD。

在CPU核心方面，锐龙9000系列采用了Nemez、Fitzchens Fitz以及HighYieldYT等人的合作成果。根据高清照片和模块分布图来看，其中有一个配置包含8个Zen5 CPU核心，并共享32MB三级缓存。此外，还有一个二级缓存与三级缓存相连。

值得注意的是，在三级缓存区域中，有两个粉色长条区域预留为3D缓存使用，而在锐龙9000X3D系列产品上会用到它们。在左下角紫色标注的区域则是用于测试/调试的。

每个核心都由矢量执行单元和二级缓存组成，其中矢量执行单元主要用于浮点运算，并且位于整个CCD边缘以方便散热。而二级缓存则与三级缓存在物理上相连。

在指令预取与解码、分支预测、微操作缓存、调度器等组成的最重要的前端模块之间是32KB一级指令缓存和48KB一级数据缓存。另外，在整数执行单元和载入/存储单元旁边还有128-bit DDR5-5600内存控制器、28条PCIe 5.0控制器以及USB 3.x/2.0控制器。

总体而言，锐龙9000系列内核设计严谨且性能强大。然而需要注意的是，在X870E/X870主板上的接口都是来自第三方主控而非原生的USB4。