朗矽科技亮相国芯展：发布硅电容白皮书2.0，攻坚AI算力垂直供电系统难题

近日，2026中国工博会集成电路展（国芯展）在上海国家会展中心举办。面向千瓦级AI芯片供电的行业痛点，朗矽科技CEO汪大祥发表《AI处理器供电网络与先进封装的深度融合》主题演讲，并现场正式发布《硅电容技术白皮书2.0》，围绕硅基无源器件技术迭代、先进封装融合、产业链协同等方向输出系统性思考，为国内大算力芯片供电系统工程化落地提供重要参考。

算力功耗逼近物理极限，垂直供电网络呼唤硅基无源新方案

汪大祥在演讲中指出，AI算力高速迭代之下，旗舰AI芯片功耗已经迈入千瓦级，工作电压却在持续下探，大电流叠加窄电压窗口，促使电源供电网络（PDN）遭遇直流电阻压降、瞬态电压波动、电容放电压降等三大核心挑战。

在此背景下，传统水平供电架构触及性能天花板，向PCB、基板、2.5D/3D等不同层级的垂直供电网络演进，已成为行业共识。千瓦级AI芯片的供电不再是单纯板级设计问题，而是芯片、基板、先进封装、无源器件深度耦合的系统工程。3D硅电容（DTC，deeptrenchcapacitor）凭借超低ESR/ESL、高电容密度、超薄可合封的特性，成为近芯去耦的核心解决方案，并开始作为飞跨电容大量应用于集成电压调节器（IVR，integratedvoltage regulator）；片上磁芯电感，则是实现2.5D/3DIVR的关键拼图。二者协同，共同支撑下一代AI芯片垂直供电网络落地。

汪大祥表示，AI芯片垂直供电网络是人类芯片工程史上最复杂的挑战之一，面临背面供电技术、先进封装跨尺度热电力磁耦合与仿真、磁性材料工艺兼容性等多重技术挑战，需要产业链开放协作、联合攻关。朗矽科技将继续加大硅基无源器件研发投入，加速基板埋容、硅中介层集成DTC、片上磁芯电感等技术迭代与产品落地，不断完善白皮书等行业公共技术输出，为基于尖端无源器件和先进封装的AI芯片垂直供电网络发展持续发力。

白皮书2.0重磅发布，朗矽科技打造国产硅基无源器件完整方案

本次大会上，由朗矽科技主导升级的《硅电容技术白皮书2.0》，在1.0版本基础上完成大规模内容扩充，为芯片设计公司、封装厂、基板厂、终端系统厂商提供了一份完整可靠的选型参考与开发依据，助力国产硅电容规模化导入算力产业链。

据悉，本次白皮书主要涵盖五个方面：一是完整梳理硅电容技术演进脉络；二是补充硅电容对比MLCC陶瓷电容的实测数据；三是新增硅电容在传统基板埋容、玻璃基板集成、2.5D硅中介层集成、3D集成等前沿先进封装场景的技术方案、仿真模型与工程化案例；四是拓展高速光模块、功率半导体、航空航天、医疗电子等多元应用选型；五是增加热电仿真、可靠性测试、工艺兼容性、产业链协同开发指引等内容。

朗矽科技硅电容商业化进展迅速，CZT片上磁芯电感推进流片验证

依托自研深沟槽DTC工艺，朗矽科技硅电容具备“三小三高一稳”的综合特性：尺寸小、等效串联电阻（ESR）小、等效串联电感（ESL）小；电容密度高、高温性能好、高频性能好；无电压偏置效应。

目前，公司的表贴硅电容、基板埋容两大产品线已经实现量产，并通过多家头部客户验证，达到国际一流参数水平，完成关键环节国产替代。此外，公司基板ABF层埋容产品处于联合研发阶段；硅电容与玻璃基板集成方案列入近期规划；2.5D硅中介层集成DTC已正式立项。硅电容正从单一表贴器件，走向与传统基板、玻璃基板和硅中介层的深度集成。

在电感方向上，朗矽科技CZT（钴锆钽合金）片上磁芯电感已经完成原型流片验证。该器件采用低温RDL工艺，兼容CMOS制程，可通过磁芯交错沉积分层设计降低涡流损耗。目前，国内片上磁芯电感大多停留在实验室阶段，朗矽科技呼吁产业链各方协同投入，补齐2.5D/3DIVR无源器件国产短板。

据了解，朗矽科技成立于2023年3月，2024年被认定为高新技术企业，获批为先导产业（集成电路领域）核心技术攻关项目承担企业；2025年被认定为上海市专精特新企业，并获得“创·在上海”国际创新创业大赛一等奖；2026全国颠覆性技术创新大赛优胜奖。

近年来，朗矽科技已经搭建起硅电容、硅电阻、硅电感、硅中介层平台化产品矩阵，前瞻布局IVR赛道。目前，公司手握数十项核心专利，产品型号超200款，月产能突破5亿颗，已有20余家客户完成验证或实现量产，在AI算力、高性能服务器、高速光模块领域实现批量交付，并斩获亿元级订单。