AMD “Strix Halo” Zen5移动处理器曝光：Chiplet设计、用256-bit LPDDR5X

近日，网友“新加坡妖王”在Chiphell论坛上分享了一组关于AMD“Strix Halo”移动处理器的幻灯片信息。根据网友描述，“Strix Halo”是现有“Hawk Point”、“Phoenix”的后续产品，但其核显性能已经接近独立显卡级别。

据了解，“Strix Halo”采用了芯粒设计，并且包含一个或两个Zen 5 CCD，在较大的SoC Die上封装了超大核显以及256-bit LPDDR5X内存控制器。而该处理器的核显采用RDNA 3+架构，拥有40个RDNA计算单元。这相当于2,560个流处理器、80个人工智能加速器、40个光线加速器、160个TMU（Translation Motion Unit）以及未知数量的ROP（Ray Tracing Operation）。从参考地址可以看出，该幻灯片预测核显引擎时钟频率可能高达3.00 GHz。

以上就是关于AMD“Strix Halo”移动处理器的一些相关信息和推测，更多详细内容请关注后续报道。